200+ Trắc nghiệm Thiết kế vi mạch (có đáp án)

Trang trước Trang sau

Tổng hợp trên 200 câu hỏi trắc nghiệm Thiết kế vi mạch có đáp án với các câu hỏi đa dạng, phong phú từ nhiều nguồn giúp sinh viên ôn trắc nghiệm Thiết kế vi mạch đạt kết quả cao.

200+ Trắc nghiệm Thiết kế vi mạch (có đáp án)

Câu  1.Trong VHDL thì lệnh s4 <= std_logic_vector(to_unsigned(5,4));có chức năng:

Quảng cáo

A. Chuyển hằng số 5 thành kiểu unsigned rồi sang kiểu std_logic_vector rồi gán cho tín hiệu s4

B. Chuyển hằng số 5 thành kiểu std_logic_vector rồi sang kiểu unsigned rồi gán cho tín hiệu s4

C. Chuyển hằng số 4 thành kiểu unsigned rồi sang kiểu std_logic_vector rồi gán cho tín hiệu s4

D. Chuyển hằng số 5 thành kiểu std_logic_vector rồi sang kiểu unsigned rồi gán cho tín hiệu s4

Câu 2.Trong VHDL thì các chú thích nằm sau:

A. Dấu '/'

B. Hai dấu '//'

C. Dấu ';'

D. Hai dấu '--'

Quảng cáo

Câu 3.Trong VHDL thì lệnh s4 <= std_logic_vector(to_unsigned(5,4));thì:

A. 4 là hằng số cần chuyển và 4 là giới hạn số bit.

B. 5 là hằng số cần chuyển và 4 là giới hạn số bit.

C. 4 là hằng số cần chuyển và 5 là giới hạn số bit.

D. 5 là hằng số cần chuyển và 5 là giới hạn số bit.

Câu 4.Trong VHDL thì loại dữ liệu đã được định nghĩa gồm:

A. Integer, bit, Boolean.

B. Integer, bit, Boolean, bit_vector.

C. Bit_vector, bit, Boolean.

D. Integer, bit, bit_vector.

Câu 5.Trong VHDL thì toán tử quan hệ (so sánh) thì kết quả trả về dạng:

Quảng cáo

A. Số nguyên Integer.

B. Bit và bit_vector.

C. Số nguyên Integer.

D. Boolean.

Câu 6.Trong VHDL thì loại dữ liệu integer dùng bao nhiêu bit:

A. 64

B. 32

C. 8

D. 16

Câu 7.Trong VHDL thì lệnh a <= ((7|5) => '1', 6|4|3|2|1|0=>'0'); có chức năng:

A. Gán bit 5 và 7 cho 1 và gán bit 6 hoặc 4 hoặc 3 hoặc 2 hoặc 1 hoặc 0 cho 0.

B. Gán bit 5 hoặc 7 cho 1 và gán 6 hoặc 4 hoặc 3 hoặc 2 hoặc 1 hoặc 0 cho 0.

C. Gán bit 5 và 7 cho 1 và gán bit 6 và 4 và 3 và 2 và 1 và 0 cho 0.

D. Gán bit 1 cho 5 hoặc 7 và gán bit 0 cho 6 hoặc 4 hoặc 3 hoặc 2 hoặc 1 hoặc 0 cho 0.

Quảng cáo

Câu 8.Trong VHDL thì trạng thái U của loại dữ liệu std_logic có nghĩa là:

A. Yếu chưa xác định.

B. Chưa khởi tạo.

C. Không cần quan tâm.

D. Tổng trở cao.

Câu hỏi 9.Trong VHDL thì các trạng thái nào của loại dữ liệu std_logic là tổng hợp được:

A. H, L, Z.

B. 0, 1.

C. 0, 1, Z.

D. 0, 1, Z, H, L, -.

Câu hỏi 10.Trong VHDL thì trạng thái Z của loại dữ liệu std_logic có nghĩa là:

A. Không cần quan tâm.

B. Tổng trở cao.

C. Yếu chưa xác định.

D. Chưa khởi tạo.

Câu hỏi 11.Trong VHDL thì loại dữ liệu signed và unsigned của gói numeric_std có chức năng:

A. Thay thế cho loại dữ liệu Boolean.

B. Thay thế cho loại dữ liệu bit.

C. Thay thế cho loại dữ liệu std_logic.

D. Thực hiện các phép toán với số bit tuỳ ý.

Câu hỏi 12.Trong VHDL thì toán tử logic có:

A. 5 toán tử.

B. 8 toán tử.

C. 7 toán tử.

D. 4 toán tử.

Câu 13. Trong VHDL thì lệnh s3 <= std_logic_vector(u3);có chức năng:

A. Gán tín hiệu u3 cho s3.

B. Chuyển đổi dữ liệu của u3 thành kiểu std_logic_vector rồi gán cho tín hiệu s3

C. Gán tín hiệu s3 cho u3.

D. Chuyển đổi dữ liệu của s3 thành kiểu std_logic_vector rồi gán cho tín hiệu u3

Câu 14.Trong VHDL thì lệnh gán cho biến dùng ký hiệu:

A. =

B. --

C. <=

D. :=

Câu 15.Trong VHDL thì biến (variable):

A. Được khai báo và dùng trong process

B. Được khai báo và dùng trong kiến trúc.

C. Được khai báo và dùng trong package

D. Được khai báo và dùng trong entity

Câu 16.Trong VHDL thì loại dữ liệu Boolean chứa các giá trị:

A. 0, 1, Z, H, L, W.

B. True, False.

C. 0, 1, Z.

D. 0, 1, True, False.

Câu  17.Trong VHDL thì lệnh a <= (7|5=>'1', others=> '0');có chức năng:

A. Gán bit 1 cho 5 hoặc 7 và và gán tất cả bằng 0.

B. Gán bit 5 hoặc 7 cho 1 và gán tất cả bằng 0.

C. Gán bit 5 và 7 cho 0 và gán tất cả bằng 0.

D. Gán bit 5 và 7 cho 1 và gán tất cả bằng 0.

Câu 18.Trong VHDL thì tín hiệu signal được xem là:

A. Hằng số.

B. Ô nhớ để lập trình trừu tượng.

C. Dây dẫn để kết nối các tín hiệu.

D. Biến chứa dữ liệu.

Câu 19.Trong VHDL thì loại dữ liệu bit_vector có nghĩa là:

A. Mảng 1 chiều với các phần tử là Boolean

B. Mảng 1 chiều với các phần tử là bit.

C. Mảng 2 chiều với các phần tử là bit

D. Mảng 1 chiều với các phần tử là integer

Câu 20.Trong VHDL thì toán tử quan hệ (so sánh) có:

A. 3 toán tử.

B. 6 toán tử.

C. 4 toán tử.

D. 5 toán tử.

Câu 21.Trong VHDL thì toán tử nào thực hiện nối hai dữ liệu với nhau:

A. :=

B. &

C. +

D. <=

Câu 22.Trong VHDL thì trạng thái '-' của loại dữ liệu std_logic có nghĩa là:

A. Không cần quan tâm.

B. Chưa khởi tạo.

C. Tổng trở cao.

D. Yếu chưa xác định.

Câu 23.Trong VHDL thì loại dữ liệu std_logic có:

A. 3 giá trị: 0, 1, Z.

B. 2 giá trị: 0, 1.

C. 4 giá trị: 0, 1, Z, -.

D. 9 giá trị: U, X, 0, 1, Z, W, H, L, -.

Câu 24.Trong VHDL thì toán tử nào thực hiện and hai dữ liệu với nhau:

A. &

B. ||

C. AND

C. &&

Câu 25.Trong VHDL thì loại dữ liệu bit chứa các giá trị:

A. 0, 1, Z

B. 0, 1, Z, H, L, W

C. 0, 1

D. True, False

Câu 26.Trong VHDL thì khai báo hằng số:  

A. Chứa hằng số cho phép thay đổi giá trị

B. Không có giá trị gì.

C. Để lưu các biến

D. Chứa hằng số không đổi

Câu  27.Một chương trình VHDL thì thường được chia thành bao nhiêu đơn vị thiết kế:

A. 2

B. 3

C. 5

D. 4

Câu  28.Trong VHDL thì biến (variable) được xem là:

A. Dây dẫn để kết nối các tín hiệu.

B. Hằng số.

C. Ô nhớ để lập trình trừu tượng.

D. Biến chứa dữ liệu.

................................

................................

................................

Xem thêm câu hỏi trắc nghiệm các môn học Đại học có đáp án hay khác:

ĐỀ THI, GIÁO ÁN, GÓI THI ONLINE DÀNH CHO GIÁO VIÊN VÀ PHỤ HUYNH LỚP 12

Bộ giáo án, đề thi, bài giảng powerpoint, khóa học dành cho các thầy cô và học sinh lớp 12, đẩy đủ các bộ sách cánh diều, kết nối tri thức, chân trời sáng tạo tại https://tailieugiaovien.com.vn/ . Hỗ trợ zalo VietJack Official

Giáo án, bài giảng powerpoint Văn, Toán, Lí, Hóa....

4.5 (243)

799,000đs

199,000 VNĐ

1000 Đề thi bản word THPT quốc gia cá trường 2023 Toán, Lí, Hóa....

4.5 (243)

799,000đ

199,000 VNĐ

Đề thi thử DGNL (bản word) các trường 2023

4.5 (243)

799,000đ

199,000 VNĐ

xem tất cả
Trang trước Trang sau
Giải bài tập lớp 12 Kết nối tri thức khác
Học cùng VietJack
Tài liệu giáo viên lop 1-2-3-8